Lehrveranstaltung Hardware Acceleration Using FPGAs

Ziel dieser Lehrveranstaltung ist eine intensivere Auseinandersetzung mit den Entwurfsprozessen digitaler Hardware sowie das effiziente Ausnutzen der vorhandenen Hardware-Strukturen. Dazu wird einerseits genauer auf einen synthesegerechten Entwurf sowohl für FPGA wie auch für ASICs eingegangen. Dazu soll ein digitales Design auf Basis eines FPGA implementiert werden. Auf dem Weg dorthin kann fächerübergreifend erworbenes Wissen vertieft werden, indem unterschiedlichste Fragestellungen zu beantworten sind, unter anderem:

• Was passiert beim Übersetzen von Assemblercode in Maschinencode und wie findet man die verwendeten Symbole im resultierenden Maschinencode?
• Wie kann die Designumgebung ausreichend detailgetreu modelliert werden?
• Wie sollte der VHDL Code gestaltet werden, um die gewünschten Hardwarestrukturen zu erzeugen?

Die Lehrveranstaltung Hardware Acceleration Using FPGAs, bestehend aus Vorlesung, Seminar und Praktikum, beschäftigt sich in einem Semester mit dem praktischen Einsatz kommerzieller Entwurfstools. Aufbauend auf dem in der Lehrveranstaltungen Design of heteroggenous Systems erworbenen Wissen über Entwurf, Modellierung, Beschreibung von Systemen. Weiterhin wird ein Überblick über verscheidene Entwurfstools gegeben, die im Praktikum für den Entwurf einer komplexe Designaufgabe notwendig sind. Die Vorlesung liefert das notwendige theoretische Hintergrundwissen über synthesegerechte Beschreibung sowie über Ansätze und Algorithmen.