Distributed Application and Resource Management for reconfigurable Computing Clusters
Die Anforderungen an die Funktionalität Eingebetteter Systeme im Automobil- und Flugzeugbau steigen stetig. Heutzutage sind die einzelnen Aufgaben die-ser Systeme so komplex, dass sie auf mehrere Teilsysteme verteilt werden. Die Ressourcen solcher Verteilter, Eingebetteter Systeme müssen entsprechend verwaltet werden. Zudem stellt das Einsatzgebiet mitunter sehr hohe Anforderungen an diese Systeme. So muss zum Beispiel im Bereich der autonomen Luftfahrt sowohl eine hohe Betriebssicherheit gewährleistet sein als auch in Echtzeit auf die Umgebung reagiert werden können.
Mit unserer Forschung entwickeln wir neue Methoden zur effizienten und fehlertoleranten Ressourcenverwaltung in verteilten, eingebetteten Systemen. Die einzelnen Aufgaben des Systems werden dabei so auf mehrere Berechnungseinheiten verteilt, dass das System optimal ausgelastet ist, um die benö-tigten Ressourcen gering zu halten. Beim Ausfall eines Berechnungsknotens muss auf die veränderte Situation reagiert werden. Die einzelnen Aufgaben müssen neu auf die Berechnungsknoten verteilt werden. Der Fokus liegt dabei auf der Selbstorganisation des Systems, um dem Problem eines Single Point of Failure zu begegnen. Die durch einen Ausfall entstehende Verringerung der zur Verfügung stehenden Ressourcen, wird mit einer Verringerung der Quality of Service (QoS) gelöst, sodass die Funktionalität des Systems weiterhin gegeben ist.
Als Proof of Concept entwickeln wir ein aus mehreren FPGAs (Field Pro-grammable Gate Arrays) zusammengeschaltetes Rechencluster, das als Hard-wareplattform zur Evaluierung der entwickelten Verwaltungsstrategien dient. Die darauf ausgeführte Applikation ist eine hardwarebeschleunigte Landebah-nerkennung auf Basis hochauflösender Farbbilder. Es soll gezeigt werden, dass bei einem Ausfall von Berechnungsknoten, selbst bei einem voll ausgelasteten System, die Funktionalität unter Verringerung des QoS erhalten bleibt.
Platform/Demonstrator
Reconfigurable Computing Cluster -
RCC (FPGA Cluster)
Research Activities
- Hardware-acceleration
- Distributed Controlling/Computing
- Fault Tolerance
- Self-organisation
Application (for Proof of Concept)
Hardware-accelerated runway detection on high resolution stereo image data.
FPGA-based Real-Time Image Processing
Field Programmable Gate Arrays (FPGAs) combine the parallelisation capability and processing power of application specific integrated circuits (ASICs) with the flexibility, scalability, and adaptability of software-based processing solutions. FPGAs provide powerful processing resources due to an optimal adaptation to the target application and a well-balanced ratio of performance, efficiency, and parallelisation. Platform PARIS - Parallelisation Architecture for Real-time Image Processing und Sensor Data Fusion The Parallelisation Architecture for Real-time Image Processing und Sensor Data Fusion (PARIS) hosts a powerful two-dimensional parallelisation methodology for efficient data and task parallelisation. The on-chip framework provides an FPGA-based solution for the parallel integration of various modules for sensor data exploitation and fusion, system management, and the control of the applied sensors. The novel architecture provides modular, flexible, and comfortable parallelisation of real-time image data exploitation including static and dynamic in-system reconfiguration.
Research Activities:
- System flexibility through modularisation and static/dynamic in-system reconfigurability
- Result quality enhancement and process acceleration by multivariate, simultaneous exploitation
- Real-time image data exploitation through determinability of worst-case execution time
- Result predictability by use of deterministic algorithms including safety and confidence qualification
- Certifiability for safety-critical applications
Application:
Development of a stereoscopic image processing workflow based on reconfigurable hardware:
project OPIRA