Springe zum Hauptinhalt
Professur Schaltkreis- und Systementwurf
Projekt-Details
Professur Schaltkreis- und Systementwurf 

Drittmittelprojekt: Evaluierung eines 4-Draht-Bussystems zur Übertragung von Ethernet-Datenrahmen

Inhalt

Im Projekt wurde die Leistungsfähigkeit eines für den industriellen Einsatz spezifizierten 4-Draht-Bussystems zur Übertragung von Ethernet-Datenrahmen untersucht. Dabei wurden Verilog-basierte Modelle der Busteilnehmer (Master/Slave) und eine entsprechende Simulationsumgebung erstellt, um das Potential des Bussystems abzuschätzen. Abschließend wurden die ermittelten Werte durch den Vergleich mit einer entwickelten Hardwareimplementierung des Bussystems validiert.

Ergebnisse

  • Erstellung einer Umgebung für simulative Untersuchungen
  • Erstellung eines Verilog-Models zur simulativen Performance-Analyse
  • Implementierung eines Bus-Controller-Cores in einem Cyclone FPGA der Firma Altera mit NIOS-II basiertem System on Chip (SoC)
  • Verifikation der Funktionalität gegenüber einem Simulationsmodell und einer Hardwareimplementierung eines kommerziellen Anbieters
  • Integration des Controllers in ein ARM basiertes SoC
  • Perfomance-Messungen an Modell und Hardwareimplementierung
  • Erstellung Abschlußbericht/Dokumentation und Übergabe der Ergebnisse samt Quellcode an den Kooperationspartner

Kooperationspartner

  • Peppercon AG, Zwickau

Tags

Laufzeit

October 2004

100% Complete

February 2005

Ansprechpartner